ESD測(cè)試標(biāo)準(zhǔn)及方法詳解

靜電放電（ESD: Electrostatic Discharge）是電子元器件和集成電路系統(tǒng)的主要破壞源。由于靜電瞬間電壓非常高（超過幾千伏），其損傷是毀滅性和長(zhǎng)久性的。因此，預(yù)防靜電損傷是IC設(shè)計(jì)和制造的重要任務(wù)之一。本文將詳細(xì)介紹ESD的測(cè)試標(biāo)準(zhǔn)及方法，幫助大家更好地理解和應(yīng)對(duì)這一難題。

ESD測(cè)試標(biāo)準(zhǔn)

根據(jù)靜電的產(chǎn)生方式及對(duì)電路的損傷模式不同，ESD測(cè)試通常分為四種模式：人體放電模式（HBM: Human-Body Model）、機(jī)器放電模式（MM: Machine Model）、元件充電模式（CDM: Charge-Device Model）和電場(chǎng)感應(yīng)模式（FIM: Field-Induced Model）。其中，前兩種模式（HBM和MM）在業(yè)界應(yīng)用為普遍。

人體放電模式（HBM）

人體放電模式模擬人體摩擦產(chǎn)生的靜電突然釋放到芯片上，導(dǎo)致芯片擊穿損壞。業(yè)界對(duì)HBM的ESD標(biāo)準(zhǔn)有多個(gè)規(guī)范，如MIL-STD-883C method 3015.7（等效人體電容為100pF，等效人體電阻為1.5Kohm）和國(guó)際電子工業(yè)標(biāo)準(zhǔn)（EIA/JESD22-A114-A）。按照MIL-STD-883C method 3015.7，小于2kV為Class-1，2kV至4kV為Class-2，4kV至16kV為Class-3。

機(jī)器放電模式（MM）

機(jī)器放電模式模擬機(jī)器（如機(jī)器人）移動(dòng)產(chǎn)生的靜電釋放到芯片上，導(dǎo)致芯片擊穿。MM標(biāo)準(zhǔn)為EIAJ-IC-121 method 20或EIA/JESD22-A115-A。由于機(jī)器是金屬且電阻為0，放電時(shí)間極短（ms或us之間），且電流非常大，200V的MM放電比2kV的HBM放電危害更大。

ESD測(cè)試方法

ESD的測(cè)試方法類似于FAB中的GOI測(cè)試，指定pin后施加ESD電壓，持續(xù)一段時(shí)間，再測(cè)試電性，重復(fù)此過程直至芯片擊穿，此時(shí)的電壓為ESD擊穿的臨界電壓（ESD failure threshold Voltage）。通常測(cè)試步驟如下：
施加三次電壓（3 zaps）
電壓步進(jìn)ΔVESD：對(duì)于VZAP ≤ 1000V，ΔVESD = 50V（或100V）
對(duì)于VZAP > 1000V，ΔVESD = 100V（或250V、500V）
起始電壓：為平均ESD擊穿臨界電壓的70%

不同類型的pin測(cè)試

ESD測(cè)試需要考慮不同的pin組合：

I/O pins測(cè)試

對(duì)input和output pins分別進(jìn)行正負(fù)電荷測(cè)試。測(cè)試input時(shí)，output和其他pins浮接（floating），反之亦然。

pin-to-pin測(cè)試

靜電放電發(fā)生在pin-to-pin之間，形成回路。為簡(jiǎn)化測(cè)試，通常用某一I/O-pin施加正或負(fù)的ESD電壓，其他所有I/O接地，輸入和輸出同時(shí)浮接。

Vdd-Vss測(cè)試

將Vdd和Vss接起來(lái)，所有I/O浮接，施加靜電讓其穿過Vdd與Vss之間。

Analog-pin測(cè)試

針對(duì)模擬電路的差分比對(duì)或運(yùn)算放大器（OP AMP），單獨(dú)對(duì)兩個(gè)pin進(jìn)行ESD測(cè)試，其他pin浮接。

結(jié)論

隨著摩爾定律的推進(jìn)，器件尺寸越來(lái)越小，結(jié)深越來(lái)越淺，GOX越來(lái)越薄，靜電擊穿變得更加容易。現(xiàn)代IC設(shè)計(jì)和制造必須克服這些挑戰(zhàn)，確保芯片的ESD保護(hù)。希望本文對(duì)ESD測(cè)試標(biāo)準(zhǔn)和方法的詳解能為您提供有價(jià)值的參考。
了解更多ESD防護(hù)知識(shí)，關(guān)注我們的新動(dòng)態(tài)。